1.Access Time    Access Time（存取时间），RAM 完成一次数据存取所用的平均时间（以纳秒为单位）。存取时间等于地址设置时间加延迟时间（初始化数据请求的时间和访问准备时间）。
2.Address     Address（地址），就是内存每个字节的编号。目的是按照该编号准确地到该编号的内存去存取数据。
3.Async SRAM     Async SRAM（异步静态内存），一种较为陈旧的SRAM，通常用来做电脑上的Level 2 Cache。
4.Bandwidth     Bandwidth（带宽）
    1、传输数据信息的能力。信息交换的形式多种多样，可以通过但根电线，也可以通过总线或信道的并行线。一言以蔽之，就是单位时间内数据的移动量，通常用位/ 秒、字节/秒或赫兹（周/秒）表示。     2、内存的数据带宽：一般指内存一次能处理的数据宽度，也就是一次能处理若干位的数据。30线内存条的数据带宽是8位，72线为32位，168线可达到64位。
5.Bank   Bank （内存库）
    在内存行业里，Bank至少有三种意思，所以一定要注意。     1、在SDRAM内存模组上，"bank 数"表示该内存的物理存储体的数量。（等同于"行"/Row）     2、Bank还表示一个SDRAM设备内部的逻辑存储库的数量。（现在通常是4个bank）。     3、它还表示DIMM 或 SIMM连接插槽或插槽组，例如bank 1 或 bank A。这里的BANK是内存插槽的计算单位（也叫内存库），它是电脑系统与内存之间数据总线的基本工作单位。只有插满一个BANK，电脑才可以正常开机。举个例子，奔腾系列的主板上，1个168线槽为一个BANK，而2个72线槽才能构成一个BANK，所以72线内存必须成对上。原因是，168线内存的数据宽度是64位，而72线内存是32位的。主板上的BANK编号从BANK0开始，必须插满BANK0才能开机，BANK1以后的插槽留给日后升级扩充内存用，称做内存扩充槽。
6.Bank Schema    Bank Schema（存储体规划），一种图解内存配置的方法。存储体规划由若干用来表示电脑主板上的内存插槽的行或列组成。行表示独立的插槽；列代表bank数。
7.BEDO   BEDO (Burst EDO RAM) －突发模式EDO随机存储器，BEDO内存能在一个脉冲下处理四个内存地址。形象地说，它一次可以传输一批数据。总线的速度范围从50MHz 到 66MHz (与此相比，EDO内存速度是33MHz，FPM内存的速度是25MHz)。
8.BGA封装技术   BGA (Ball Grid Array)－球状引脚栅格阵列封装技术，高密度表面装配封装技术。在封装的底部，引脚都成球状并排列成一个类似于格子的图案，由此命名为BGA。目前的主板控制芯片组多采用此类封装技术，材料多为陶瓷。
9.BLP   BLP－底部引出塑封技术，新一代内存芯片封装技术，其芯片面积与封装面积之比大于1：1.1，符合CSP封装规范。此类内存芯片不但高度和面积小，而且电气特性也得到了提高。
10.Buffer   Buffer－缓冲区，一个用于存储速度不同步的设备或优先级不同的设备之间传输数据的区域。通过缓冲区，可以使进程之间的相互等待变少，从而使从速度慢的设备读入数据时，速度快的设备的操作进程不发生间断。
11.Buffered Memory   Buffered Memory，带有缓存的内存条。缓存能够二次推动信号穿过内存芯片，而且使内存条上能够放置更多的内存芯片。带缓存的内存条和不带缓存的内存条不能混用。电脑的内存控制器结构，决定了该电脑上带缓存的内存还是上不带缓存的内存。
12.CAS   CAS (Column Address Strobe)－列地址选通脉冲，在内存的寻址中，锁定数据地址需要提供行地址和列地址，行地址的选通由RAS控制，列地址的选通由CAS决定。
13.CAS Latency   列地址选通脉冲时间延迟，CL反应时间是衡定内存的另一个标志。CL是CAS Latency的缩写，指的是内存存取数据所需的延迟时间，简单的说，就是内存接到CPU的指令后的反应速度。一般的参数值是2和3两种。数字越小，代表反应所需的时间越短。在早期的PC133内存标准中，这个数值规定为3，而在Intel重新制订的新规范中，强制要求CL的反应时间必须为2，这样在一定程度上，对于内存厂商的芯片及PCB的组装工艺要求相对较高，同时也保证了更优秀的品质。因此在选购品牌内存时，这是一个不可不察的因素。
14.Checksum   Checksum－检验和，校验和。在数据处理和数据通信领域中，用于校验目的的一组数据项的和。这些数据项可以是数字或在计算检验和过程中看作数字的其它字符串。
15.Compact Flash    Compact Flash（紧凑式闪存），一种结构轻小的存储器，用于可拆卸的存储卡。CompactFlash 卡持久耐用，工作电压低，掉电后数据不丢失。应用范围包括：数码相机、移动电话、打印机、掌上电脑、寻呼机，以及录音设备。
16.C-RIMM   Continuity RIMM (C-RIMM)－连续性总线式内存模组，一种不带内存芯片的直接总线式内存模组（Direct Rambus）。C-RIMM 为信号提供了一个连续的通道。在直接总线式内存系统中，开放的连接器必须安装C-RIMM。
17.CSP   Chip-Scale Package（芯片级封装），薄芯片封装，其电路连接通常是采用BGA（球状引脚格状阵列）。这种封装形式一般用于RDRAM（总线式动态内存）和 flash memory（闪存）。
18.CSRAM   同Pentium II Xeron匹配的一种高速缓存，容量为512KB。
19.DDR SDRAM   DDR是双倍数据速率（Double Data Rate）。从名称上可以看出，这种内存在技术上，与SDRAM有着密不可分的关系，事实上，DDR内存就是SDRAM内存的加强版。它主要是利用时钟脉冲的上升沿与下降沿传输数据，相当于原来两倍的频率的工作效率。
    DDR只是对SDRAM技术做了一些加强，所以生产SDRAM的生产线极容易改建于DDR的生产。不过DDR内存为保持较高的数据传输率，电气信号必须要求能较快改变，因此采用了2.5伏的SSTL2标准，其管脚数为184线，与SDRAM在主板上无法实现兼容。    DDR SDRAM有着先天性的优势，因此，取代SDRAM只是时间上的问题，相信随着DDR内存体系的愈加成熟，与SDRAM体系结构间的性能会越拉越大，那时也正是DDR全面铺进千家万户的时刻。
20.DIMM   DIMM（Dual In-line Memory Modules），双边接触内存模组。也就是说这种类型接口内存的插板两边都有数据接口触片，这种接口模式的内存广泛应用于现在的计算机中，通常为84针，由于是双边的，所以共有84×2=168线接触，所以人们常把这种内存称为168线内存。
21.DIP   DIP（Dual In-line Package）-双列直插式封装，双入线封装，DRAM的一种元件封装形式。DIP封装的芯片可以插在插座里，也可以永久地焊接在印刷电路板的小孔上。在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。 DIP还有一种派生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高6六倍。
22.Direct Rambus   Direct Rambus－直接总线式随机存储器，Rambus 技术的第三代产品，它为高性能的PC机提供了一种全新的DRAM 结构。现在的SDRAM在64-bit的宽带总线上速度只有100MHz；与此相对照，Direct Rambus在16-bit的窄通道上，其数据传输速度可高达800MHz。
24.DMA   DMA （Direct Memory Access）－直接内存存取，通常情况下，硬盘光驱等设备和内存之间的数据传输是由CPU来控制的。但在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数的传送，数据传送完毕再把信息反馈给CPU。这样，CPU的负担减轻了，数据传输的效率也有所提高。
25.DRAM   DRAM（Dynamic RAM），动态随机存储器。需要用恒电流以保存信息，一断电，信息即丢失。其接口多为72线的SIMM类型。虽然它的刷新频率每秒钟可达几百次，但是由于它采用同一电路来存取数据，所以存取时间有一定的间隔，导致了它的存取速度不是很快。在386、486时期被普遍应用。
26.ECC   ECC（Error Correcting Code）－错误更正码，纠错码。ECC是用来检验存储在DRAM中的整体数据的一种电子方式。ECC在设计上比parity更精巧，它不仅能检测出多位数据错误，同时还可以指定出错的数位并改正。通常ECC每个字节使用3个Bit来纠错，而parity只使用一个Bit。ECC另有一种解释是Error Checking & Correction ,既错误检查与更正。带ECC的内存比普通SDRAM内存多1、2个芯片，价格较贵
27.EDO DRAM   EDO DRAM（Extended Data Output RAM），扩展数据输出内存。是Micron公司的专利技术。有72线和168线之分、5V电压、带宽32bit、基本速度40ns以上。传统的DRAM和FPM DRAM在存取每一bit数据时必须输出行地址和列地址并使其稳定一段时间后，然后才能读写有效的数据，而下一个bit的地址必须等待这次读写操作完成才能输出。EDO DRAM不必等待资料的读写操作是否完成，只要规定的有效时间一到就可以准备输出下一个地址，由此缩短了存取时间，效率比FPM DRAM高20%—30%。具有较高的性/价比，因为它的存取速度比FPM DRAM快15%，而价格才高出5%。
28.EEPROM   EEPROM (Electrically Erasable Programmable Read-Only Memory)，电可擦可编程只读存储器--一种掉电后数据不丢失的存储芯片。 EEPROM 可以在电脑上或专用设备上擦除已有信息，重新编程。一般用在即插即用（Plug & Play）接口卡中，用来存放硬件设置数据；防止软件非法拷贝的"硬件锁"上面也能找到它。
29.EMS   EMS（Expanded Memory Specification）－扩充内存规范，这是由AST、Intel、微软公司共同开发的一种能让DOS突破640KB寻址范围的规范，可以让DOS对640KB甚至1M之间的地址进行页面式的访问。需要有专用的驱动管理程序支持，如EMM386.EXE。
30.EPROM   EPROM (Erasable Programmable Read-Only Memory)－可擦可编程只读存储器，一种可以重复利用的可编程芯片。其内容始终不丢失，除非您用紫外线擦除它。一般给EPROM 编程或擦除内容时，需要用专用的设备。
31.ESDRAM   ESDRAM (Enhanced Synchronous DRAM)－增强型同步动态内存，Enhanced Memory Systems, Inc 公司开发的一种SDRAM，带有一个小型的静态存储器。在嵌入式系统中， ESDRAM代替了SRAM（静态随机存储器），其速度与SRAM相当，但成本和耗电量却比后者低得多。
32.FPM DRAM   FPM DRAM（Fast Page Mode RAM）:　快速页面模式内存。是一种在486时期被普遍应用的内存。72线、5V电压、带宽32bit、基本速度60ns以上。它的读取周期是从DRAM阵列中某一行的触发开始，然后移至内存地址所指位置，即包含所需要的数据。第一条信息必须被证实有效后存至系统，才能为下一个周期作好准备。这样就引入了“等待状态”，因为CPU必须傻傻的等待内存完成一个周期。随着性能/价格比更高的EDO DRAM的出现和应用，它只好退出市场。
33.Interleaving   Interleaving（交叉存取技术），加快内存速度的一种技术。举例来说，将存储体的奇数地址和偶数地址部分分开，这样当前字节被刷新时，可以不影响下一个字节的访问。
34.JEDEC   JEDEC （Joint Electron Device Engineering Council），电子元件工业联合会。JEDEC是由生产厂商们制定的国际性协议，主要为计算机内存制定。工业标准的内存通常指的是符合JEDEC标准的一组内存。
35.MCH    Memory Controller Hub (MCH)－内存控制中心，Intel 8xx（例如820或840）芯片组中用于控制AGP、CPU、内存（RDRAM）等组件工作的芯片。
36.MDRAM    MDRAM （Multibank Dynamic RAM）－多BANK动态内存，MDRAM是MoSys公司开发的一种VRAM（视频内存），它把内存划分为32KB的一个个BANK（存储库），这些BANK可以单独访问，每个储存库之间以高于外部的数据速度相互连接。其最大特色是具有"高性能、低价位"特性，最大传输率高达666MB/S，一般用于高速显卡。
37.Micro BGA   Micro BGA (μBGA)－缩微型球状引脚栅格阵列封装，Tessera, Inc.公司开发的的一种BGA 芯片封装技术，主要用于高频工作的RDRAM。这种技术能把芯片尺寸做得更小，提高了散热性，使内存条的数据密度增大了。
38.Non-Composite    苹果电脑的内存术语，表示一种采用了新技术的内存条。该内存条上的芯片颗粒很少，但数据密度却非常高。Non-composite 内存条比 composite 内存条工作更可靠，但价格也相对高。
39.PC100   JEDEC 和Intel制定的一种SDRAM内存颗粒（或内存条）技术标准。其中100是指该内存能工作在前端总线（FSB）100MHz的系统中。
    当初，PC100规范是为配合INTEL推出BX芯片组制定的准则，其规范条款很多，但主要有以下几点：     1、TCK（CLOCK、CYCLE、TIME）内存时钟周期，在100MHZ外频工作时值为10ns;     2、TAC（ACCESS TIME FRONCLK）存取时间小于6ns；     3、PCB必须为六层板，可以滤掉杂波；     4、内存上必须有SPD，SPD一般由内存模组制造商写入，设定内存工作参数。
40.PC133   IBM和Reliance电子公司制定的一种内存芯片（或内存条）技术标准，其中的133指的是该内存工作频率可达133MHz。严格地说，PC133和PC100内存在制造工艺上没有什么太大的不同，区别只是在制造PC133内存时多了一道"筛选"工序，把内存颗粒中外频超过133 MHz的挑选出来，焊接成高档一些的内存。
41.Pin   Pin－针状引脚，内存金手指上的金属接触点。
42.PLB   PLB （Pipeline Burst Cache）－脉冲突发式缓存，PLB能使第一个脉冲到达处理器之前，四个数据一个接一个的连续传输中有顺序地读写。PLB常用于SRAM，制造计算机的一级和二级缓存。它分为同步与异步两种工作方式。
43.PROM   PROM （Programmable Read-Only Memory）－可编程只读存储器，也叫One-Time Programmable (OTP)ROM，是一种可以用程序操作的只读内存。最主要特征是只允许数据写入一次，如果数据烧入错误只能报废。
44.RAM   RAM (Random-Access Memory)－随机存取存储器，一种存储单元结构，用于保存CPU处理的数据信息。"随机"（Random）存取是与"顺序（serial）"存取相对而言的，意思是CPU可以从RAM中任意地址中直接读取所需的数据，而不必从头至尾一一查找。
45.Rambus DRAM    Rambus DRAM原本是Intel强力推广的未来内存发展方向，其技术引入了RISC（精简指令集），依靠高时钟频率（目前有300MHz、350MHz和400MHz三种规格）来简化每个时钟周期的数据量。因此其数据通道接口只有16bit（由两条8bit的数据通道组成），远低于SDRAM的64bit，由于Rambus DRAM也是采用类似于DDR的双速率传输结构，同时利用时钟脉冲的上升与下降沿进行数据传输，因此在300MHz下的数据传输量可以达到300MHz×16bit×2/8=1.2GB/s，400MHz时可达到1.6GB/s，目前主流的双通道PC800MHz RDRAM的数据传输量更是达到了3.2GB/s。相对于133MHz下的SDRAM的1.05GB/s，确实很有吸引力。
        Rambus DRAM的认证机制也较为严格，其认证测试包括DirectRDRAM元件、RIMM模块、RIMM连接器和DirectRDRAM时钟发生器。以确保与Intel的系统保持百分百的兼容。
46.RAS   RAS （Row Address Strobe）－行地址选通脉冲，在DRAM数据位中，用列地址和行地址的交叉点定位每个单元的存储地址。行地址的选通由RAS控制。
47.Registered Memory   Registered Memory－带寄存器的内存，带有寄存器（register）SDRAM内存条。寄存器可以的作用是：再次推动数据信号通过内存芯片，使内存条上能够焊接更多的芯片。带寄存器（Registered）的内存和不带缓存（unbuffered）的内存不能混用。能否使用带寄存器的内存是由电脑的内存控制器决定的。
48.ROM   ROM （Read Only Memory）－只读存储器，掉电后数据不丢失的一种存储器，主要用来存放"固件"（Firmware）。主板、显卡、网卡上的BIOS就是一种ROM，因为他们程序和数据的变动概率都很低。
49.SDRAM   自从Pentium时代以来，SDRAM就开始了其不可动摇的霸主地位。这种主体结构一直延续至今。成为市场上无可争议的内存名称的代名词。
    台式机使用的SDRAM一般为168线的管脚接口，具有64bit的带宽，工作电压为3.3伏，目前最快的内存模块为5.5纳秒。由于其最初的标准是采用将内存与CPU进行同步频率刷新的工作方式，因此，基本上消除了等待时间，提高了系统整体性能。     大家都知道CPU的核心频率＝系统外部频率×倍频的方式。而内存就是工作在系统的外部频率下，最初的66MHz的外部工作频率严重地影响了系统整体的工作性能，芯片组厂商又陆续制订出100MHz、133MHz系统外频的工作标准。这样SDRAM内存也就有了66MHz（PC66）、100MHz（PC100）和133MHz（PC133）三种标准规格，另外CL值也是衡量内存的一个很重要的标准。某些内存厂商为了满足一些超频爱好者的需求还推出了PC150和PC166内存。
50.SGRAM   SGRAM (Synchronous Graphics Random-Access Memory)－同步图形随机存储器，一种图形读写能力较强的显存，由SDRAM改良而成。SGRAM读写数据时不是一一读取，而是以"块"（Block）为单位，从而减少了内存整体读写的次数，提高了图形控制器的效率。
51.Shadow RAM   Shadow RAM（影子内存），位于640K~1M之间的UMA（上端内存）的一部分，是一块被写保护的内存区域，用于存放BIOS的备份。当开机时，计算机把BIOS的信息拷贝到影子内存里，一直保存到关机为止。由于RAM的速度比ROM稍快，所以影子内存提高了系统性能。
52.SIMM   SIMM（Single In-line Memory Modules），单边接触内存模组。是5X86及其较早的PC中常采用的内存接口方式。在486以前，多采用30针的SIMM接口，而在Pentuim中更多的是72针的SIMM接口，或者与DIMM接口类型并存。人们通常把72线的SIMM类型内存模组直接称为72线内存。
53.SLDRAM   SLDRAM （Sync Link DRAM）－同步链接动态内存，它可以在较少的金属引脚（64线）、较低的电压下，提供比SDRAM更高的数据宽度。它可以提供多个独立的内存库(BANK) ，以小规模的管道式突发读取，所以速度很快，多用于高速显卡中。该技术采用了数据包协议，把SDRAM原来的4个bank增加到16个bank。这种技术曾经是替代Direct Rambus的一种突破，但今天已经被DDR II技术所淘汰。
54.SOIC   SOIC （Small Outline IC）－小输出线集成电路封装，这是第一个替代DIP的表面装配式封装技术，针脚间距1.27毫米，主要用于内存芯片。没有出现多久就被更高密度的封装技术（SSOP、TSOP、TSSOP）取代。
55.SRAM   静态RAM，静态随机存取存储器（static RAM ）。
    随机存取存储器的一种。数据存入静态RAM后，只要电源维持不变，其中存储的数据就能够一直维持不变，不需要定时刷新。与动态RAM比，静态RAM的读写速度要快，但由于每个存储单元的结构更复杂，集成度也较低。利用CMOS工艺制成的静态RAM有读写状态和维持状态两种模式，当处于维持模式时，只要加上较低的电压，就能够保持其中的数据不丢失。
56.Sync SRAM   Sync SRAM－同步静态随机存储器，其工作时钟与系统同步，Intel推出的430LX，430NX，430FX等支持奔腾的主板芯片组都支持它。但CPU速度大大提升后，该高速缓存被PB-SRAM取代。
57.Tag RAM   在主板的Cache附近的一个用来存储高速缓存数据索引地址（Index Address）的RAM，其主要功能是辅助Cache、CPU、芯片组的沟通与存取寻址数据。
58.Tiny BGA   Tiny BGA（小型球栅阵列封装），Kingmax公司的一项专利技术，属于BGA内存封装技术的一个分支。其芯片面积与封装面积之比约为1：1.4。
59.TSOP    TSOP（Thin Small Out-Line Package）－薄型小尺寸封装，TSOP也是DRAM的一种封装形式，但它的封装厚度只有SOJ的三分之一。TSOP DRAM 被广泛运用于SODIMM和IC卡式内存。
60.TOSP II   TOSP II（薄型小尺寸封装II），SDRAM内存最为常见的封装形式。但是，随着内存的速度和频率的不断提高，这种封装形式越来越不能满足需要。
61.UDMA   UDMA （Ultra Direct Memory Access）－极端直接内存访问，硬盘技术的一种，它可以让硬盘直接与内存沟通而无须CPU过多的参与。
62.Unbuffered Memory   Unbuffered Memory（不带缓存的内存），PCB上不带缓存（buffer）或寄存器（register）的内存条。 但是，使用这种内存的电脑主板上要带缓存或寄存器。
63.串行存在侦测   串行存在侦测-SPD(Serial Presence Detect)，SPD是一颗8针的EEPROM（Electrically Erasable Programmable ROM 电子可擦写程序式只读内存）, 容量为256字节~2KB，里面主要保存了该内存的相关资料，如容量、芯片厂商、内存模组厂商、工作速度、是否具备ECC校验等。SPD的内容一般由内存模组制造商写入。支持SPD的主板在启动时自动检测SPD中的资料，并以此设定内存的工作参数。
64.读写时序   内存在突发式（Burst）读取模式下一次可连续读取4组数据，其读取周期可以表示为X-Y-Y-Y。其中X表示读取第一组数据的时钟周期数，一般叫做Lead off time（通常时间比较长）；Y表示后三组数据的读写时间周期。
65.高速缓存   英文是cache。一种特殊的存储器子系统，其中复制了频繁使用的数据，以利于CPU快速访问。存储器的高速缓冲存储器存储了频繁访问的 RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器；如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当 RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器。
66.缓冲区   指由多个以不同速度或优先级运行的硬件或程序进程共享的数据存储区，在其中暂时保存数据。缓冲区使进程之间的相互等待变少了。先结束的进程可以把结果放入缓冲区内，进行下面的工作，而后做完的进程可以从缓冲区内取出原来的数据继续工作。缓冲区的作用是：在高速和低速设备之间起一个速度平滑作用；暂时存储数据；经常访问的数据可以放进缓冲区，减少对慢速设备的访问以提高系统的效率。
67.静态列    DRAM加快数据输出的一种模式。当访问静态列（static-column）的数据时，DRAM不断地激活列输出缓冲区，以此来加速输出。但其缺点是当地址不连续时就会很慢，而且耗电量也比 FPM模式要高。
68.内存死区   指应用程序向操作系统申请内存后，当退出该应用程序后，没有成功地释放的存储区域。这个内存死区既不能被其它应用程序使用，也不能被操作系统使用。当内存死区越来越大时，系统和应用程序都无法工作，最后导致死机。
69.纳秒   ns（nanosecond）：纳秒，是一秒的10亿分之一。内存读写速度的单位，其前面数字越小表示速度越快。
70.偶校验   Even Parity－偶校验，一种来检测数据完整性的方法。与奇校验相反，8个数据位与校验位加起来有偶数个1。具体参考Odd Parity奇校验。
71.奇偶校验错误   校验中出现的一种错误，它表明传输的数据中有错误或内存中存储的数据有错误。如果在通信中出现校验错误，则需要重新传输全部或部分消息；如果 RAM 中出现校验错误，计算机通常会异常终止。
72.奇校验   Odd Parity（奇校验），校核数据完整性的一种方法，一个字节的8个数据位与校验位（parity bit ）加起来之和有奇数个1。校验线路在收到数后，通过发生器在校验位填上0或1，以保证和是奇数个1。因此，校验位是0时，数据位中应该有奇数个1；而校验位是1时，数据位应该有偶数个1。如果读取数据时发现与此规则不符，CPU会下令重新传输数据。
73.校验位   一个附加位，用于对计算机系统内部以及系统之间所传输的成组数据位进行错误检查。计算机通常在调制解调器之间的通信中使用校验位，以检查传输每个字符时的准确性。校验位也常用于检查存储在 RAM中的各字节的准确性。
74.信用卡内存   Credit Card Memory（信用卡内存），主要用于膝上型电脑和笔记本电脑的一种内存。其外型尺寸犹如一个信用卡，因此而得名。
75.虚拟信道内存   NEC公司开发的一种改良的DRAM内存，数据传输率为133MHz。其原理是在现在的DRAM IC 中加入一个虚拟的SRAM作为Cache，以此来维护数据存取的稳定性。
    VCM 使内存的不同区块（每块都有自己的缓存）能够分别和控制器对话。如此一来，系统的任务可以分配到它们各自的虚拟信道里面。同时运行的多个任务互相之间不会争用缓存，所以系统的整体效率就提高了。